ORGANIZACIJA RAČUNALNIŠKIH SISTEMOV Lastnosti integriranih digitalnih vezij ORS 2013, Igor Škraba, FRI
Von Neumannov model računalnika (= matematični model in dejanski računalnik) ne določa tehnologije, ki je uporabljena pri realizaciji. Elektronska narava današnjih digitalnih vezij: Neprijetno zlo: Električne lastnosti vezij odstopajo od logičnih idealov (1 in 0), kar povzroča težave. Nujno zlo: Brez osnovnega znanja o električnih lastnostih težko zgradimo delujoč mikroprocesorski sistem. Dodatna digitalna vezja (poleg procesorjev) označujemo kot standardna digitalna vezja. ORS 2 2013, Igor Škraba, FRI
Za današnja standardna integrirana vezja je značilna velika stopnja standardizacije, ki jo upoštevajo praktično vsi proizvajalci. Delimo jih v tri skupine: TTL vezja (Transistor Transistor Logic) CMOS vezja ( Complementary Metal Oxyde Semiconductor) ECL vezja (Emitter Coupled Logic) Osnova je silicij, lahko tudi GaAs, grafen. ORS 3 2013, Igor Škraba, FRI
Najbolj znana so TTL vezja z oznakami: 74xxx standardna vezja za temperaturno območje od 0 do 70 ºC. 54xxx vezja (military) za temperaturno območje od -55 do 125 ºC. TTL vezja z oznakami 74xxx so razdeljena v več družin: 74xxx najstarejša, se ne uporablja več 74Sxxx (Schottky) 3x hitrejši od 74xxx, 2x večja poraba energije 74ASxxx (Advanced Schottky) 74LSxxx (Low Power Schottky) 1/5 porabe 74xxx 74ALSxxx (Advanced Low Power Schottky) 74Fxxx (Fast) ORS 4 2013, Igor Škraba, FRI
Vse te družine imajo enako napajalno napetost +5V (ali +3,3V) in enake napetostne nivoje za 1 in 0. Med seboj jih lahko poljubno mešamo. Imajo enak razpored signalov in enake logične lastnosti. TTL vezja so zgrajena z bipolarnimi tranzistorji in so bila patentirana 1961 (James Buie Pacific Semiconductors - TRW) ORS 5 2013, Igor Škraba, FRI
CMOS tehnologija se uporablja za izdelavo mikroprocesorjev, mikrokrmilnikov, statičnih RAM pomnilnikov in standardnih digitalnih integriranih vezij. Razvoj CMOS vezij je bil zaradi bolj zapletene tehnologije počasnejši. Do leta 1980 so bila CMOS digitalna vezja bistveno počasnejša od TTL vezij. Dobra lastnost CMOS vezij je, da v mirovnem stanju (ko ni preklopov je tok < 1µA ) skoraj ne trošijo moči statična poraba moči je enaka 0 1). 1) P = U*I = 5V * 1µA = 5 µw = 5*10-6 W ORS 6 2013, Igor Škraba, FRI
Družine CMOS digitalnih integriranih vezij z oznakami 74xxx in napajalno napetostjo 5V do 15V: 74Cxxx 74HCxxx (High-speed CMOS) hitrost enaka 74LS (TTL) 74HCTxxx (združljiva s TTL vezji) 74ACxxx (Advanced ) hitrost enaka 74AS in 74F (TTL) 74ACTxxx (združljiva s TTL) ORS 7 2013, Igor Škraba, FRI
CMOS vezja so zgrajena z PMOS in NMOS tranzistorji, kar omogoča zelo majhno statično porabo moči. Dinamična poraba moči pa narašča linearno s frekvenco preklopov in pri visokih frekvencah postane enaka ali večja od porabe TTL vezij. Poleg čistih TTL in CMOS vezij obstajajo tudi BiCMOS (Bipolarni in CMOS) vezja, ki so kombinacija bipolarne in CMOS tehnologije. 74BCTxxx 74ABTxxx 74LVTxxx ORS 8 2013, Igor Škraba, FRI
Tipična TTL in CMOS NAND vrata TTL CMOS ORS 9 2013, Igor Škraba, FRI
Napajalna napetost TTL vezja Vcc = +5V LV-TTL vezja Vcc = +3,3V CMOS vezja družine C V DD = +3V do +15V CMOS vezja družine HC in AC V DD = +2V do +6V CMOS vezja družine HCT in ACT V DD = +5V ±10% BiCMOS vezja družine LVT Vcc = +3,3V Nižja napajalna napetost je potrebna zaradi vedno manjših dimenzij tranzistorjev v VLSI integriranih vezjih in višjih hitrosti ORS 10 2013, Igor Škraba, FRI
Napetostni nivoji za visok in nizek logični nivo Stanji 0 in 1 sta v digitalnih elektronskih vezjih predstavljeni z velikostjo napetosti na vhodu v vezje oziroma na izhodu iz vezja proti masi (GND = 0V) VHOD - Input A Y IZHOD - Output V IH 1 V OL 0 V IL 0 V OH 1 ozemljitveni ali povratni vodnik masa ali ozemljitev (GND) = 0V ORS 11 2013, Igor Škraba, FRI
V IH (V Input High): Napetost med vhodom vezja in maso, če je na vhodu stanje logična 1 V IL (V Input Low): Napetost med vhodom vezja in maso, če je na vhodu stanje logična 0 V OH (V Output High): Napetost med izhodom vezja maso, če je na vhodu stanje logična 1 V OL (V Output Low): Napetost med izhodom vezja in maso, če je na vhodu stanje logična 0 ORS 12 2013, Igor Škraba, FRI
Napetosti za logično 1 in logično 0 sta določeni z napetostnimi področji z maksimalno in minimalno vrednostjo. Definicija teh dveh napetostnih področij je odvisna od napajalne napetosti in je eden najpomembnejših parametrov digitalnega vezja. Napetostni področji se za vhod in izhod vezja razlikujeta. Na vhodu v vezje so tolerance večje, kot na izhodu. S tem dosežemo, da vezja delujejo pravilno tudi, če se signalom pridružijo neželeni motilni signali (= šum). ORS 13 2013, Igor Škraba, FRI
A Y VHOD IZHOD V CC ali V DD 1 HIGH 1 HIGH V IHmin Šumna imuniteta V OHmin Prepovedano področje Output swing Prehodno področje V ILmax 0V 0 LOW Šumna imuniteta 0 LOW V OLmax 0V ORS 14 2013, Igor Škraba, FRI
Odpornost proti šumu ali šumna imuniteta: Napetostna razlika med vhodnim in izhodnim področjem pri predpostavki najbolj neugodnih razmer določa odpornost vezja proti motnjam (šumu). Napetost na vhodu ali izhodu je lahko v enem od obeh področij, ki ju imenujemo: nizko stanje ali nizek logični nivo (0) visoko stanje ali visok logični nivo (1) ORS 15 2013, Igor Škraba, FRI
Napetostni nivoji za TTL vezja 5V VHOD IZHOD Vcc = 5V 4V 3V Šumna imuniteta je 0,4V v visokem stanju (2,4V - 2,0V) in nizkem stanju (0,8V - 0,4V) v najslabšem primeru 2,4V 2V 1V 2,0V 0,8V V th = 1,3V preklopni prag 0,4V 2V min Veliko prepovedano področje - slabost! 0V 0V ORS 16 2013, Igor Škraba, FRI
Napetostni nivoji za CMOS vezja 74Cxxx 5V VHOD IZHOD V DD = 5V 4,5V 4V 3,5V Šumna imuniteta = 1V v visokem stanju,oziroma celo 1,17V v nizkem stanju 3V Vth = 2,5V preklopni prag 2V 1,5V 1V 0V 0,33V 0V ORS 17 2013, Igor Škraba, FRI
Napetostni nivoji za CMOS vezja 74HCT in ACT 5V VHOD IZHOD V DD = 5V 4V 3,84V 3V Šumna imuniteta: 1,84V v visokem stanju in 0,47V v nizkem stanju 2V 2,0V 1V 0,8V 0V 0,33V 0V ORS 18 2013, Igor Škraba, FRI
Sprejemniki in oddajniki za hitre povezave GTL, GTLP, GTL+, AGTL+ Gunning Transceiver Logic William Gunning - Palo Alto Xerox 1991 JEDEC standard 1993 GTL načrtovan za povezave na matični plošči (točka v točko) Npr. CPE pomnilniški moduli BiCMOS vezja, napajalna napetost 5V ali 3,3V Ni potrebe po zamenjavi pod napetostjo Prepovedano področje (output swing) samo 0,8V ORS 19 2013, Igor Škraba, FRI
Zaradi majhne spremembe napetosti majhen preklopni šum (presluh) Majhna poraba, za velike hitrosti Oddajnik z odprtim kolektorjem Diferencialni sprejemnik Zaključitveni upor pri sprejemniku V TT = 1,2V V TT = 1,2V Oddajnik R = Z 0 Diferencialni sprejemnik V REF = 0,8V ORS 20 2013, Igor Škraba, FRI
Napetostni nivoji pri GTL 1,50V VHOD IZHOD 1,25V 1,00V 0,75V V IHmin =0,85V V ILmax =0,75V Šumna imuniteta V REF =0,80V V OHmin =1,2V Šumna imuniteta = 350 mv v visokem in nizkem stanju. Preklopni prag V th = ±50mV okrog V REF 0,50V Šumna imuniteta V OLmax =0,4V Output swing = 0,8V min 0,25V 0V 0V ORS 21 2013, Igor Škraba, FRI
GTLP sprejemniki in oddajniki načrtovani za vodila (linije z odcepi) Backplane povezave (do 30 kartic) CMOS vezja, napajalna napetost 5V ali 3,3V Zamenjava pod napetostjo Prepovedano področje (output swing) samo 0,95V Večja odpornost proti šumu v primerjavi z GTL ORS 22 2013, Igor Škraba, FRI
Napetostni nivoji pri GTLP 1,50V VHOD IZHOD V OHmin =1,5V 1,25V 1,00V 0,75V V IHmin =1,05V V ILmax =0,95V Šumna imuniteta V REF =1,0V Šumna imuniteta Šumna imuniteta = 350 mv v visokem in 450mV v nizkem stanju. Preklopni prag V th = ±50mV okrog V REF 0,50V V OLmax =0,55V Output swing = 0,95V min 0,25V 0V 0V ORS 23 2013, Igor Škraba, FRI
GTL+ in AGTL+ Intelovi varianti JEDEC standarda Uporaba pri procesorjih od Pentiuma III dalje ORS 24 2013, Igor Škraba, FRI
Napetostni nivoji pri AGTL+ (Intel) VHOD IZHOD 1,50V V OHmin =1,5V 1,25V 1,00V 0,75V V IHmin =1,1V V ILmax =0,9V Šumna imuniteta V REF =1,0V Šumna imuniteta Šumna imuniteta = 400 mv v visokem in v nizkem stanju. Preklopni prag V th = ±100mV okrog V REF 0,50V V OLmax =0,5V Output swing = 1V min 0,25V 0V 0V ORS 25 2013, Igor Škraba, FRI
Odpornost proti šumu Neželeni motilni signali ŠUM Viri v samem digitalnem sistemu: odboji, presluh, digitalna vezja Zunanji viri: preko električnega omrežja - napajanje brezžično - električni motorji, radijski oddajniki (EM motnje) Tipično je odpornost proti šumu precej večja kot je razvidno iz nivojev (ker razmere tipično niso najbolj neugodne). ORS 26 2013, Igor Škraba, FRI
Če je pri TTL vezjih stanje 1 tipično 3,4V in stanje 0 tipično 0,1V, preklopni prag pa tipično 1,5V, je odpornost proti šumu 1,4V. Pri CMOS vezjih je odpornost proti šumu tipično 2,5V Pomemben je tudi čas trajanja motnje, vezje se na kratkotrajne motnje običajno ne odzove, tudi če presegajo nivo odpornosti proti šumu. Izkustveno pravilo: če je trajanje motnje krajše od ½ tp (glej prosojnico 39), se vezje nanjo ne bo odzvalo. ORS 27 2013, Igor Škraba, FRI
Obremenitev digitalnih vezij Izhodni napetostni nivoji V OHmin in V OLmax veljajo le, če tokovna obremenitev izhodov ne preseže maksimalne dovoljene. Če je tokovna obremenitev izhoda pri TTL vezjih presežena: napetost visokega nivoja se znižuje, napetost nizkega nivoja se zvišuje. 0V 2,4V 0,4V Ožičevalna pravila za TTL vezja določajo, koliko vhodov vezij iste družine lahko priključimo na en izhod, da obremenitev ne bo presežena. ORS 28 2013, Igor Škraba, FRI
Pogoji, pri katerih je zagotovljeno, da bo napetost na izhodih in vhodih v predpisanih mejah: Napajalna napetost ne sme odstopati od predpisane za več kot je dovoljeno (+5V, +3,3V,...) Temperatura okolja mora biti v predpisanem območju (0 70 C ali 55 125 C za military izvedbo) Tokovna obremenitev izhodov ne sme biti večja od največje dovoljene (Tabela 3.2 v knjigi) ORS 29 2013, Igor Škraba, FRI
Družina IC TTL LSTTL Stanje na izhodu Nizko ( 0 ) Visoko ( 1 ) I OLmax [ma] I OHmax [ma] 16-0,4 8-0,4 Izhodne obremenitve Največji dovoljen izhodni tok Družina IC TTL LSTTL Stanje na vhodu Nizko ( 0 ) Visoko ( 1 ) I ILmax [ma] I IHmax [µa] -1,6 40-0,4 20 Vhodne obremenitve Največji dovoljen vhodni tok ORS 30 2013, Igor Škraba, FRI
Stanje 0 I ILmax = - 1,6mA Stanje 1 I IHmax = 40µA 1 standardno TTL breme V nizkem stanju izvor toka - 1,6 ma V visokem stanju ponor toka 40µA Stanje 0 I ILmax = - 0,4mA Stanje 1 I IHmax = 20µA 1 standardno LSTTL breme V nizkem stanju izvor toka 0,4 ma V visokem stanju ponor toka 20 µa ORS 31 2013, Igor Škraba, FRI
LSTTL nizko stanje I IOLmax 8 ma - 0,4 ma Stanje 0-0,4 ma Največ 20 LSTTL vhodov fanout = 20-0,4 ma ORS 32 2013, Igor Škraba, FRI
LSTTL visoko stanje I OHmax - 0,4mA 20 µa Stanje 1 20 µa Največ 20 LSTTL vhodov fanout = 20 20 µa ORS 33 2013, Igor Škraba, FRI
FANOUT maksimalno število vhodov, ki jih lahko priključimo na en izhod Za TTL vezja fanout = 10 Za LSTTL vezja fanout = 20 S tem zagotovimo, da maksimalni tokovi ne bodo preseženi in bodo zato napetostni nivoji v predpisanih območjih. Posebna vezja (oddajniki - driver, bufer), ki dovoljujejo večje tokovne obremenitve. ORS 34 2013, Igor Škraba, FRI
Pri CMOS vezjih vhodi ne zahtevajo toka in ne obremenjujejo izhod na katerega so priključeni. To pomeni, da na izhod TTL ali CMOS vezja lahko priključimo zelo veliko CMOS vhodov. Nevarnosti, da bi prekoračili maksimalni dopustni tok izhoda praktično ni. Napetostni nivoji na izhodu ostanejo nespremenjeni. Vendar to ne pomeni, da lahko na en izhod priključimo poljubno mnogo CMOS vhodov. ORS 35 2013, Igor Škraba, FRI
Vsak CMOS vhod ima tipično kapacitivnost 5pF, prav tako tudi TTL vhod. Časovni parametri TTL in CMOS vezij so podani za največjo dovoljeno kapacitivno obremenitev, ki je običajno 50 pf. Kapacitivna obremenitev izhoda ne pokvari logičnih napetostnih nivojev, vpliva pa na čas v katerem se vzpostavi napetostni nivo za 0 ali 1. Če dovoljeno kapacitivno obremenitev prekoračimo, se časi podaljšajo in časovni parametri vezja ne veljajo več. ORS 36 2013, Igor Škraba, FRI
Vrste izhodov Izhodi totem pole Večina TTL in CMOS vezij z dvema tranzistorjema na izhodu Izhodi tri-state TS vezja tretje stanje je odklop izhoda od linije na katero je povezan Izhodi open collector Pri več priključenih izhodih open collector priključenih na en vhod logična funkcija wired - AND ORS 37 2013, Igor Škraba, FRI
Hitrost digitalnih vezij Za spremembo napetostnega nivoja je vedno potreben nek čas. Čas, ki preteče od trenutka ko se spremeni napetostni nivo na vhodu vezja, do trenutka, ko se ta sprememba odrazi na izhodu, imenujemo zakasnitev vezja in ga označujemo s t p. Družina IC 74LS 74ALS 74AS 74C 74HC 74AC t p [ns] 10 4 2 50 9 3 ORS 38 2013, Igor Škraba, FRI
ORS 39 2013, Igor Škraba, FRI
Če t phl t plh, se za t p izračuna srednja vrednost Fall time - čas med t 2 in t 3 je čas padca signala t f Rise time - čas med t 5 in t 6 je čas vzpona signala t r. To sta tudi časa prehoda signala preko prepovedanega področja. ORS 40 2013, Igor Škraba, FRI
Neuporabljeni vhodi in izhodi Neuporabljen vhod v vezje (velja za TTL in CMOS) mora biti obvezno priključen na 0 ali 1. Če je pri TTL vezjih cel element neuporabljen, potem to ni potrebno, kar pa ne velja za CMOS vezja. Zaradi velike vhodne upornosti CMOS vezij se nepriključeni vhodi lahko sami nabijejo - poraba naraste - vezje se uniči. ORS 41 2013, Igor Škraba, FRI
Katero družino izbrati? Priporoča se CMOS (HC, če želimo hitrejše elemente potem AC). Če na TTL izhode želimo priključiti CMOS, potem uporabimo družine HCT ali ACT. Razlogi za možne težave pri mešanju različnih družin: Neskladnost logičnih napetostnih nivojev Različne napajalne napetosti Izhodne tokovne omejitve ORS 42 2013, Igor Škraba, FRI
Povezave med vezji lahko jemljemo kot idealne (brez odbojev in presluhov), če velja: t r in t f > 5τ τ čas potovanja signala po povezavi τ = δ*l δ zakasnitev signala (čas potovanja na dolžini 1m) l dolžina povezave Primer: δ = 5,7ns/m za tiskana vezja pri t r = 1,5ns mora biti t r = 5τ = 5*δ*l l = t r /5*δ = 1,5ns/5*5,7ns/m = 0,052m = 5,2cm Pri vezjih s časom vzpona 1,5ns je najdaljša povezava med elementi lahko 5,2cm, če želimo povezave obravnavati kot idealne linije (brez odbojev in presluha). ORS 43 2013, Igor Škraba, FRI